PATENT ABSTRACTS OF JAPAN

(11) Publication number: 2002099336 A

(43) Date of publication of application: 05.04.02

(51) int. Cl	G05F 3/24			
(21) Application number: 2000286617		(71) Applicant:	NEC MICROSYSTEMS LTD	-
(22) Date of filing	g: 21.09.00	(72) Inventor:	НАУАЅНІМОТО НАЈІМЕ	


(54) BAND GAP REFERENCE CIRCUIT

(57) Abstract:

PROBLEM TO BE SOLVED: To provide a band gap reference circuit, which is composed of only an enhancement type MOS transistor, capable of obtaining a reference voltage Vref of a little power supply voltage dependency and obtaining a satisfactory lowest operating power supply voltage.

SOLUTION: This circuit is composed of P-type MOS transistors P1-P3, N-type MOS transistors N1, N2 and N6, a diode D1 and resistors R1 and R2, and the fixed reference voltage Vref is obtained from given high potential side power source VDD and low potential side power source GND at an output terminal ref.

COPYRIGHT: (C)2002,JPO



(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-99336 (P2002-99336A)

(43)公開日 平成14年4月5日(2002.4.5)

(51) Int.Cl.7

G05F 3/24

識別記号

FΙ

G05F 3/24

テーマコード(参考)

Z 5H420

審査請求 有 請求項の数7 OL (全 13 頁)

Fターム(参考) 5H420 NB02 NB12 NB22 NB23 NB25 NB36


(21)出顯番号	特願2000-286617(P2000-286617)	(71)出願人	000232036
			エヌイーシーマイクロシステム株式会社
(22)出願日	平成12年9月21日(2000.9.21)		神奈川県川崎市中原区小杉町1丁目403番
			53
		(72)発明者	林本 肇
			神奈川県川崎市中原区小杉町一丁目403番
			53 日本電気アイシーマイコンシステム株
			式会社内
·		(74)代理人	100082935
	•		弁理士 京本 直樹 (外2名)

(54) 【発明の名称】 バンド・ギャップ・レファレンス回路

(57) 【要約】

【課題】エンハンスメント型のMOSトランジスタのみで構成され、電源電圧依存性の少ない基準電圧Vrefが得られ、良好な最低動作電源電圧が得られるバンド・ギャップ・レファレンス回路を提供すること。

【解決手段】P型MOSトランジスタP1~P3と、N型MOSトランジスタN1、N2及びN6と、ダイオードD1と、抵抗素子R1及びR2と、から構成され、与えられた高電位側電源VDD及び低電位側電源GNDから一定の基準電圧Vrefを出力端子refに得る。



【特許請求の範囲】

【請求項1】 与えられた高電位側電源及び低電位側電 源から一定の基準電圧を出力端子に得るパンド・ギャッ プ・レファレンス回路であって、ソースが前記高電位側 電源に接続される第1導電型の第1の電界効果トランジ スタと、ドレイン及びゲートが前記第1導電型の第1の 電界効果トランジスタのドレインに接続されソースが前 記低電位側電源に接続される第2導電型の第1の電界効 果トランジスタと、ソースが前記高電位側電源に接続さ れドレイン及びゲートが前記第1導電型の第1の電界効 果トランジスタのゲートに接続される第1導電型の第2 の電界効果トランジスタと、ドレインが前記第1導電型 の第2の電界効果トランジスタのドレインに接続されゲ ートが前記出力端子に接続される第2導電型の第6の電 界効果トランジスタと、ドレインが前記第2導電型の第 6の電界効果トランジスタのソースに接続されゲートが 前記第2導電型の第1の電界効果トランジスタのゲート に接続される第2導電型の第2の電界効果トランジスタ と、一端が前記第2導電型の第2の電界効果トランジス タのソースに接続され他端が前記低電位側電源に接続さ れる第1の抵抗素子と、ソースが前記高電位側電源に接 続されゲートが前記第1導電型の第2の電界効果トラン ジスタのゲートに接続されドレインが前記出力端子に接 続される第1導電型の第3の電界効果トランジスタと、 一端が前記第1導電型の第3の電界効果トランジスタの ドレインに接続される第2の抵抗素子と、アノードが前 記第2の抵抗素子の他端に接続されカソードが前記低電 位側電源に接続される第1のダイオードと、を備えるこ とを特徴とするバンド・ギャップ・レファレンス回路。

【請求項2】 与えられた高電位側電源及び低電位側電 源から一定の基準電圧を出力端子に得るバンド・ギャッ プ・レファレンス回路であって、ソースが前記高電位側 電源に接続される第1導電型の第1の電界効果トランジ スタと、ドレイン及びゲートが前記第1導電型の第1の 電界効果トランジスタのドレインに接続されソースが前 記低電位側電源に接続される第2導電型の第1の電界効 果トランジスタと、ソースが前記高電位側電源に接続さ れドレイン及びゲートが前記第1導電型の第1の電界効 果トランジスタのゲートに接続される第1導電型の第2 の電界効果トランジスタと、ドレインが前記第1導電型 の第2の電界効果トランジスタのドレインに接続されゲ 一トが前記出力端子に接続される第2導電型の第6の電 界効果トランジスタと、ドレインが前記第2導電型の第 6の電界効果トランジスタのソースに接続されゲートが 前記第2導電型の第1の電界効果トランジスタのゲート に接続される第2導電型の第2の電界効果トランジスタ と、一端が前記第2導電型の第2の電界効果トランジス タのソースに接続され他端が前記低電位側電源に接続さ れる第1の抵抗素子と、ソースが前記高電位側電源に接 続されゲートが前記第1導電型の第2の電界効果トラン

ジスタのゲートに接続される第1導電型の第3の電界効 果トランジスタと、ソースが前記第1導電型の第3の電 界効果トランジスタのドレインに接続されドレインが前 記出力端子に接続される第1導電型の第5の電界効果ト ランジスタと、一端が前記第1導電型の第5の電界効果 トランジスタのドレインに接続される第2の抵抗素子 と、アノードが前記第2の抵抗素子の他端に接続されカ ソードが前記低電位側電源に接続される第1のダイオー ドと、ソースが前記高電位側電源に接続される第1導電 型の第4の電界効果トランジスタと、ソースが前記第1 導電型の第4の電界効果トランジスタのドレインに接続 されドレイン及びゲートが前記第1導電型の第5の電界 効果トランジスタのゲートに接続される第1導電型の第 6の電界効果トランジスタと、ドレインが前記第1導電 型の第6の電界効果トランジスタのドレインに接続され ソースが前記低電位側電源に接続されゲートが前記第2 導電型の第1の電界効果トランジスタのゲートに接続さ れる第2導電型の第3の電界効果トランジスタと、を備 えることを特徴とするパンド・ギャップ・レファレンス 回路。

【請求項3】 前記第1導電型の第1の電界効果トランジスタのドレインと前記第2導電型の第1の電界効果トランジスタのドレイン及びゲートとの直接接続に代えて、ソースが前記第1導電型の第1の電界効果トランジスタのドレインが前記第2導電型の第1の電界効果トランジスタのドレイン及びゲートに接続されゲートが前記第1導電型の第6の電界効果トランジスタのゲートに接続される第1導電型の第7の電界効果トランジスタを備えることを特徴とする請求項2記載のパンド・ギャップ・レファレンス回路。

【請求項4】 前記第1導電型の第6の電界効果トランジスタのドレイン及びゲートと前記第2導電型の第3の電界効果トランジスタのドレインとの直接接続に代えて、ソースが前記第2導電型の第3の電界効果トランジスタのドレインに接続されドレインが前記第1導電型の第6の電界効果トランジスタのドレイン及びゲートに接続されゲートが前記出力端子に接続される第2導電型の第7の電界効果トランジスタを備えることを特徴とする請求項3記載のバンド・ギャップ・レファレンス回路。

【請求項5】 与えられた高電位側電源及び低電位側電源から一定の基準電圧を出力端子に得るパンド・ギャロフ・レファレンス回路であって、ソースが前記高電位側電源に接続される第1導電型の第1の電界効果トランジスタのドレインに接続される第1導電型の第8の電界効果トランジスタと、ドレイン及びゲートが前記第1 導電型の第8の電界効果トランジスタのドレインに接続されソースが前記低電位側電源に接続される第2導電型の第1の電界効果トランジスタと、ソースが前記高電位側電源に接続されドレイン及びゲートが前記第1導電型

の第1の電界効果トランジスタのゲートに接続される第 1 導電型の第2の電界効果トランジスタと、ドレインが 前記第1導電型の第2の電界効果トランジスタのドレイ ンに接続されゲートが前記出力端子に接続される第2導 電型の第6の電界効果トランジスタと、ドレインが前記 第2導電型の第6の電界効果トランジスタのソースに接 続されゲートが前記第2導電型の第1の電界効果トラン ジスタのゲートに接続される第2導電型の第2の電界効 果トランジスタと、一端が前記第2導電型の第2の電界 効果トランジスタのソースに接続され他端が前記低電位 側電源に接続される第1の抵抗素子と、ソースが前記高 電位側電源に接続されゲートが前記第1導電型の第2の 電界効果トランジスタのゲートに接続される第1導電型 の第3の電界効果トランジスタと、ソースが前記第1導 電型の第3の電界効果トランジスタのドレインに接続さ れドレインが前記出力端子に接続される第1導電型の第 9の電界効果トランジスタと、一端が前記第1導電型の 第9の電界効果トランジスタのドレインに接続される第 2の抵抗素子と、アノードが前記第2の抵抗素子の他端 に接続されカソードが前記低電位側電源に接続される第 1のダイオードと、前記高電位側電源及び前記低電位側 電源投入時に前記第1導電型の第2の電界効果トランジ スタのゲートをプルダウンする起動部と、を備えること を特徴とするバンド・ギャップ・レファレンス回路。

【請求項6】 前記起動部は、ソースが前記高電位側電 源に接続されゲートが前記第1導電型の第2の電界効果 トランジスタのゲートに接続される第1導電型の第10 の電界効果トランジスタと、ソースが前記第1導電型の 第10の電界効果トランジスタのドレインに接続されド レイン及びゲートが前記第1導電型の第8及び第9の電 界効果トランジスタのゲートに接続される第1導電型の 第11の電界効果トランジスタと、ドレイン及びゲート が前記第1導電型の第11の電界効果トランジスタのド レインに接続されソースが前記低電位側電源に接続され る第2導電型の第8の電界効果トランジスタと、一端が 前記高電位側電源に接続される第3の抵抗素子と、ドレ インが前記第3の抵抗素子の他端に接続されソースが前 記低電位側電源に接続されゲートが前記第2導電型の第 8の電界効果トランジスタのゲートに接続される第2導 電型の第9の電界効果トランジスタと、ドレインが前記 第1導電型の第2の電界効果トランジスタのゲートに接 続されソースが前記低電位側電源に接続されゲートが前 記第2導電型の第9の電界効果トランジスタのドレイン に接続される第2導電型の第10の電界効果トランジス タと、を備えることを特徴とする請求項5記載のパンド ... ・ギャップ・レファレンス回路。

【請求項7】 与えられた高電位側電源及び低電位側電源から一定の基準電圧を出力端子に得るバンド・ギャップ・レファレンス回路であって、ソースが前記高電位側電源に接続される第1導電型の第12の電界効果トラン

ジスタと、ソースが前記高電位側電源に接続されドレイ ン及びゲートが前記第1導電型の第12の電界効果トラ ンジスタのゲートに接続される第1導電型の第13の電 界効果トランジスタと、ソースが前記高電位側電源に接 続されドレインが前記出力端子に接続されゲートが前記 第1導電型の第12の電界効果トランジスタのドレイン に接続される第1導電型の第14の電界効果トランジス タと、ドレインが前記第1導電型の第12の電界効果ト ランジスタのドレインに接続されゲートが前記出力端子 に接続される第2導電型の第13の電界効果トランジス タと、ドレインが前記第1導電型の第13の電界効果ト ランジスタのドレインに接続されゲートが前記出力端子 に接続される第2導電型の第14の電界効果トランジス タと、一端が前記出力端子に接続される第4の抵抗素子 と、アノードが前記第4の抵抗素子の他端に接続されカ ソードが前記低電位側電源に接続される第2のダイオー ドと、一端が前記出力端子に接続され他端が節点に接続 される第5の抵抗素子と、一端が前記節点に接続される 第6の抵抗素子と、アノードが前記第6の抵抗素子の他 端に接続されカソードが前記低電位側電源に接続される 第3のダイオードと、ドレインが前記第2導雷型の第1 3の電界効果トランジスタのソースに接続されゲートが 前記第2のダイオードのアノードに接続される第2導電 型の第11の電界効果トランジスタと、ドレインが前記 第2導電型の第14の電界効果トランジスタのソースに 接続されゲートが前記節点に接続される第2導電型の第 12の電界効果トランジスタと、一端が前記第2導電型 の第11及び第12の電界効果トランジスタのソースに 接続され他端が前記低電位側電源に接続される定電流源 と、を備えることを特徴とするバンド・ギャップ・レフ ァレンス回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、バンド・ギャップ・レファレンス回路に関し、特にCMOS型半導体装置に搭載される電源電圧依存性の少ないバンド・ギャップ・レファレンス回路に関する。

[0002]

【従来の技術】従来、第1の従来例のバンド・ギャップ・レファレンス回路として、図7に示す特許第2994293号公報に開示されたバンド・ギャップ・レファレンス回路が知られている。図7に示す第1の従来例のバンド・ギャップ・レファレンス回路は、与えられた高電位側電源VDD及び低電位側電源GNDから一定の基準電圧Vrefを出力端子refに得るバンド・ギャップ・レファレンス回路であって、ソースが高電位側電源VDDに接続されるPチャネル型電界効果トランジスタ (以下、P型MOSトランジスタと称す) P1と、ドレイン及びゲートがP型MOSトランジスタ P1のドレイン及びゲートがP型MOSトランジスタ P1のドレインに接続されソースが低電位側電源GNDに接続される

Nチャネル型電界効果トランジスタ(以下、N型MOS トランジスタと称す)N1と、ソースが高電位側電源V **DDに接続されドレイン及びゲートがP型MOSトラン** ジスタP1のゲートに接続されるP型MOSトランジス タP2と、ドレインがP型MOSトランジスタP2のド レインに接続されゲートがN型MOSトランジスタN1 のゲートに接続されるN型MOSトランジスタN2と、 一端がN型MOSトランジスタN2のソースに接続され 他端が低電位側電源GNDに接続される抵抗素子R1 と、ソースが高電位側電源VDDに接続されゲートがP 型MOSトランジスタP2のゲートに接続されドレイン が基準電圧の出力端子refに接続されるP型MOSト ランジスタP3と、一端がP型MOSトランジスタP3

しかし、図7に示す第1の従来例のバンド・ギャップ・ レファレンス回路は、高電位側電源VDDと低電位側電 源GND間の電圧が変動すると基準電圧Vrefも変化 してしまうという問題があり、その理由は、例えば高電 位側電源VDDと低電位側電源GND間の電圧が大きく なると、P型MOSトランジスタP1のドレイン・ソー ス間電圧が大きくなりアーリ効果によりN型MOSトラ ンジスタN1に流れ込むドレイン電流が増加する。その 結果、N型MOSトランジスタN1とともにミラーを構 成するN型MOSトランジスタN2のドレイン電流がそ れ自身のアーリ効果による電流と合わせて増加しP型M OSトランジスタP2のドレイン電流も増加する。した がってP型MOSトランジスタP2とともにミラーを構

> $\Delta V ref = \Delta i d \times R2 + (k \times T \div q) \times In ((\Delta i d + IDS (P3))$) ÷ I D S (P 3)) · · · (式3)

この電源電圧依存性を無くした第2の従来例のバンド・ ギャップ・レファレンス回路として、図8に示す同じく 特許第2994293号公報に開示されたパンド・ギャ ップ・レファレンス回路が知られている。図8に示す第 2の従来例のパンド・ギャップ・レファレンス回路は、 与えられた高電位側電源VDD及び低電位側電源GND から一定の基準電圧Vrefを出力端子refに得るバ ンド・ギャップ・レファレンス回路であって、ソースが 高電位側電源VDDに接続されるP型MOSトランジス タP1と、ソースがP型MOSトランジスタP1のドレ インに接続されるP型MOSトランジスタPフと、ドレ イン及びゲートがP型MOSトランジスタP7のドレイ ンに接続されソースが低電位側電源GNDに接続される N型MOSトランジスタN1と、ソースが高電位側電源 VDDに接続されドレイン及びゲートがP型MOSトラ ンジスタP1のゲートに接続されるP型MOSトランジ スタP2と、ドレインがP型MOSトランジスタP2の ドレインに接続されゲートがN型MOSトランジスタN 1のゲートに接続されるデプリーション型のN型MOS トランジスタN4と、ドレインがN型MOSトランジス タN4のソースに接続されゲートがN型MOSトランジ

のドレインに接続される抵抗素子R2と、アノードが抵 抗素子R2の他端に接続されカソードが低電位側電源G NDに接続されるダイオードD1と、を備えている。上 述の構成により、P型MOSトランジスタP1、P2及 びP3のゲート長及びゲート幅をそれぞれ同一サイズと し、かつN型MOSトランジスタN1に対しN型MOS トランジスタN2のゲート長を同一サイズとし、ゲート 幅をM(以下、MはO以外の自然数とする)倍と設定す れば、出力端子refからは、Nを(R2の抵抗値)÷ (R1の抵抗値)、qを電子の電荷量、kをボルツマン 定数、Tを絶対温度、VF(D1)をダイオードD1の 順方向電圧として、式1で表される基準電圧Vrefが 得られる。

Vref=N×(k×T÷q)×InM+VF(D1)・・・(式1)

成するP型MOSトランジスタP3のドレイン電流も増 加する。この電流増加分をΔid(1)とし、さらに、 P型MOSトランジスタP3自身のアーリ効果でもドレ イン電流が増加するので、この電流増加分をΔ i d (2)とすると、P型MOSトランジスタP3のドレイ ン電流の電流増加分Δidは式2で表される。 $\Delta id = \Delta id (1) + \Delta id (2) \cdot \cdot \cdot (32)$ この電流増加分Δidが抵抗素子R2及びダイオードD 1に流れ込むことにより基準電圧Vrefに変動が生 じ、この変動分をΔVrefとし、P型MOSトランジ スタP3の電源電圧依存を受ける前のドレイン電流をI DS(P3)とすると、AVrefは式3で表される。

スタN1のゲートに接続されるN型MOSトランジスタ N2と、一端がN型MOSトランジスタN2のソースに 接続され他端が低電位側電源GNDに接続される抵抗素 子R1と、ソースが高電位側電源VDDに接続されゲー トがP型MOSトランジスタP2のゲートに接続される P型MOSトランジスタP3と、ソースがP型MOSト ランジスタP3のドレインに接続されドレインが出力端 子refに接続されるP型MOSトランジスタP5と、 一端がP型MOSトランジスタP5のドレインに接続さ れる抵抗素子R2と、アノードが抵抗素子R2の他端に 接続されカソードが低電位側電源GNDに接続されるダ イオードD1と、ソースが高電位側電源VDDに接続さ れゲートがドレインに接続されるP型MOSトランジス タP4と、ソースがP型MOSトランジスタP4のドレ インに接続されドレイン及びゲートがP型MOSトラン ジスタP5及びP7のゲートに接続されるP型MOSト ランジスタP6と、ドレインがP型MOSトランジスタ P6のドレインに接続されゲートがN型MOSトランジ スタN1のゲートに接続されるデプリーション型のN型 MOSトランジスタN5と、ドレインがN型MOSトラ ンジスタN5のソースに接続されソースが低電位側電源

GNDに接続されゲートがN型MOSトランジスタN1 のゲートに接続されるN型MOSトランジスタN3と、 を備えている。

【0003】上述の構成により、式1に示す基準電圧V refが得られるとともに、例えば高電位側電源VDD と低電位側電源GND間の電圧が増大するように変動し ても、P型MOSトランジスタP1のドレイン・ソース 間電圧はP型MOSトランジスタP7のソース電位で抑 えられ、P型MOSトランジスタP3のドレイン・ソー ス間電圧はP型MOSトランジスタP5のソース雷位で 抑えられるので、各ドレイン・ソース間電圧は変動せ ず、また同様に、N型MOSトランジスタN2のドレイ ン・ソース間電圧はN型MOSトランジスタN4のソー ス電位で抑えられ、N型MOSトランジスタN3のドレ イン・ソース間電圧はN型MOSトランジスタN5のソ ース電位で抑えられるので、各ドレイン・ソース間電圧 は変動しない。したがって、アーリ効果の影響を受ける ことなく、式2において Δ id (1) = 0、 Δ id (2) = 0となって、式3において $\Delta V r e f = 0$ とな り、電源依存性の無い基準電圧Vrefが得られる。ま た、P型MOSトランジスタP4及びP6とN型MOS トランジスタN3及びN5とにより構成されるバイアス 段を設けてP型MOSトランジスタP6のゲート電位に よりP型MOSトランジスタP5及びP7のゲート電位 をバイアスし、閾値電圧VTがOV以下であるデプリー ション型のN型MOSトランジスタN4及びN5を使用 することにより、図7に示す第1の従来例のパンド・ギ ヤップ・レファレンス回路と同等の最低動作電源電圧 (高電位側電源VDDと低電位側電源GND間の電圧) が得られる。

[0004]

【発明が解決しようとする課題】しかし、上述した第2の従来例のバンド・ギャップ・レファレンス回路においては、最低動作電源電圧を確保するためにデプリーション型であるN型MOSトランジスタN4及びN5を使用せざるを得ない。デプリーション型のN型MOSトランジスタは、一例として濃度が10¹⁴~10¹⁵ cm⁻³のP型基板上に直接N型MOSトランジスタを形成すればプロセス無しに実現することはできるが、例えばプロセスを簡略化してマスク数を削減した安価なDRAMプロセスなどでは、先ず基板全面に濃度が10¹⁷~10¹⁸ cm⁻³のPウェルを形成するため、追加プロセス無しにデプリーション型のN型MOSトランジスタを形成するとはできないという問題がある。

【0005】また、たとえプロセスを追加せずにデプリーション型のN型MOSトランジスタを実現できたとしても、デプリーション型MOSトランジスタは高温でのリーク電流が多いためゲート長しを長く($L>10\mu$ m)しなければならず、さらにドレイン電流 $IDS>1\mu$ A)必要もあるため、電池駆動式時計

などの低消費電流かつ小チップサイズを要求される製品に対して、デプリーション型MOSトランジスタを含むバンド・ギャップ・レファレンス回路を適用することはできないという問題がある。

【0006】本発明は、かかる問題点に鑑みてなされたものであって、エンハンスメント型のMOSトランジスタのみで構成され、電源電圧依存性の少ない基準電圧Vrefが得られ、良好な最低動作電源電圧が得られるバンド・ギャップ・レファレンス回路を提供することにある。

[0007]

【課題を解決するための手段】本発明のバンド・ギャッ プ・レファレンス回路は、与えられた高電位側電源及び 低電位側電源から一定の基準電圧を出力端子に得るバン ド・ギャップ・レファレンス回路であって、ソースが前 記高電位側電源に接続される第1導電型の第1の電界効 果トランジスタと、ドレイン及びゲートが前記第1導電 型の第1の電界効果トランジスタのドレインに接続され ソースが前記低電位側電源に接続される第2導電型の第 1の電界効果トランジスタと、ソースが前記高電位側電 源に接続されドレイン及びゲートが前記第1導電型の第 1の電界効果トランジスタのゲートに接続される第1導 電型の第2の電界効果トランジスタと、ドレインが前記 第1導電型の第2の電界効果トランジスタのドレインに 接続されゲートが前記出力端子に接続される第2導電型 の第6の電界効果トランジスタと、ドレインが前記第2 導電型の第6の電界効果トランジスタのソースに接続さ れゲートが前記第2導電型の第1の電界効果トランジス タのゲートに接続される第2導電型の第2の電界効果ト ランジスタと、一端が前記第2導電型の第2の電界効果 トランジスタのソースに接続され他端が前記低電位側電 源に接続される第1の抵抗素子と、ソースが前記高電位 側電源に接続されゲートが前記第1導電型の第2の電界 効果トランジスタのゲートに接続されドレインが前記出 力端子に接続される第1導電型の第3の電界効果トラン ジスタと、一端が前記第1導電型の第3の電界効果トラ ンジスタのドレインに接続される第2の抵抗素子と、ア ノードが前記第2の抵抗素子の他端に接続されカソード が前記低電位側電源に接続される第1のダイオードと、 を備えることを特徴とする。

【0008】また、与えられた高電位側電源及び低電位側電源から一定の基準電圧を出力端子に得るパンド・ギャップ・レファレンス回路であって、ソースが前記高電位側電源に接続される第1導電型の第1の電界効果トランジスタと、ドレイン及びゲートが前記第1導電型の第1の電界効果トランジスタのドレインに接続されソースが前記低電位側電源に接続される第2導電型の第1の電界効果トランジスタと、ソースが前記高電位側電源に接続されドレイン及びゲートが前記第1導電型の第1の電界効果トランジスタのゲートに接続される第1導電型の

第2の電界効果トランジスタと、ドレインが前記第1導 電型の第2の電界効果トランジスタのドレインに接続さ れゲートが前記出力端子に接続される第2導電型の第6 の電界効果トランジスタと、ドレインが前記第2導電型 の第6の電界効果トランジスタのソースに接続されゲー トが前記第2導電型の第1の電界効果トランジスタのゲ 一トに接続される第2導電型の第2の電界効果トランジ スタと、一端が前記第2導電型の第2の電界効果トラン ジスタのソースに接続され他端が前記低電位側電源に接 続される第1の抵抗素子と、ソースが前記高電位側電源 に接続されゲートが前記第1導電型の第2の電界効果ト ランジスタのゲートに接続される第1導電型の第3の電 界効果トランジスタと、ソースが前記第1導電型の第3 の電界効果トランジスタのドレインに接続されドレイン が前記出力端子に接続される第1導電型の第5の電界効 果トランジスタと、一端が前記第1導電型の第5の電界 効果トランジスタのドレインに接続される第2の抵抗素 子と、アノードが前記第2の抵抗素子の他端に接続され カソードが前記低電位側電源に接続される第1のダイオ ードと、ソースが前記高電位側電源に接続される第1導 電型の第4の電界効果トランジスタと、ソースが前記第 1 導電型の第4の電界効果トランジスタのドレインに接 続されドレイン及びゲートが前記第1導電型の第5の電 界効果トランジスタのゲートに接続される第1導電型の 第6の電界効果トランジスタと、ドレインが前記第1導 電型の第6の電界効果トランジスタのドレインに接続さ れソースが前記低電位側電源に接続されゲートが前記第 2 導電型の第1の電界効果トランジスタのゲートに接続 される第2導電型の第3の電界効果トランジスタと、を 備えることを特徴とする。

【0009】また、前記第1導電型の第1の電界効果トランジスタのドレインと前記第2導電型の第1の電界効果トランジスタのドレイン及びゲートとの直接接続に代えて、ソースが前記第1導電型の第1の電界効果トランジスタのドレインに接続されドレインが前記第2導電型の第1の電界効果トランジスタのドレイン及びゲートに接続されゲートが前記第1導電型の第6の電界効果トランジスタのゲートに接続される第1導電型の第7の電界効果トランジスタを備えることを特徴とする。

【0010】また、前記第1導電型の第6の電界効果トランジスタのドレイン及びゲートと前記第2導電型の第3の電界効果トランジスタのドレインとの直接接続に代えて、ソースが前記第2導電型の第3の電界効果トランジスタのドレインに接続されドレインが前記第1導電型の第6の電界効果トランジスタのドレイン及びゲートに接続されゲートが前記出力端子に接続される第2導電型の第7の電界効果トランジスタを備えることを特徴とする。

【〇〇11】また、与えられた高電位側電源及び低電位 側電源から一定の基準電圧を出力端子に得るパンド・ギ

ャップ・レファレンス回路であって、ソースが前記高電 位側電源に接続される第1導電型の第1の電界効果トラ ンジスタと、ソースが前記第1導電型の第1の電界効果 トランジスタのドレインに接続される第1導電型の第8 の電界効果トランジスタと、ドレイン及びゲートが前記 第1導電型の第8の電界効果トランジスタのドレインに 接続されソースが前記低電位側電源に接続される第2導 電型の第1の電界効果トランジスタと、ソースが前記高 電位側電源に接続されドレイン及びゲートが前記第1導 電型の第1の電界効果トランジスタのゲートに接続され る第1導電型の第2の電界効果トランジスタと、ドレイ ンが前記第1導電型の第2の電界効果トランジスタのド レインに接続されゲートが前記出力端子に接続される第 2 導電型の第6の電界効果トランジスタと、ドレインが 前記第2導電型の第6の電界効果トランジスタのソース に接続されゲートが前記第2導電型の第1の電界効果ト ランジスタのゲートに接続される第2導電型の第2の電 界効果トランジスタと、一端が前記第2導電型の第2の 電界効果トランジスタのソースに接続され他端が前記低 電位側電源に接続される第1の抵抗素子と、ソースが前 記高電位側電源に接続されゲートが前記第1導電型の第 2の電界効果トランジスタのゲートに接続される第1導 電型の第3の電界効果トランジスタと、ソースが前記第 1 導電型の第3の電界効果トランジスタのドレインに接 続されドレインが前記出力端子に接続される第1導電型 の第9の電界効果トランジスタと、一端が前記第1導電 型の第9の電界効果トランジスタのドレインに接続され る第2の抵抗素子と、アノードが前記第2の抵抗素子の 他端に接続されカソードが前記低電位側電源に接続され る第1のダイオードと、前記高電位側電源及び前記低電 位側電源投入時に前記第1導電型の第2の電界効果トラ ンジスタのゲートをプルダウンする起動部と、を備える ことを特徴とする。

【〇〇12】また、前記起動部は、ソースが前記高電位 側電源に接続されゲートが前記第1導電型の第2の電界 効果トランジスタのゲートに接続される第1導電型の第 10の電界効果トランジスタと、ソースが前記第1導電 型の第10の電界効果トランジスタのドレインに接続さ れドレイン及びゲートが前記第1導電型の第8及び第9 の電界効果トランジスタのゲートに接続される第1導電 型の第11の電界効果トランジスタと、ドレイン及びゲ ートが前記第1導電型の第11の電界効果トランジスタ のドレインに接続されソースが前記低電位側電源に接続 される第2導電型の第8の電界効果トランジスタと、一 端が前記高電位側電源に接続される第3の抵抗素子と、 ドレインが前記第3の抵抗素子の他端に接続されソース が前記低電位側電源に接続されゲートが前記第2導電型 の第8の電界効果トランジスタのゲートに接続される第 2 導電型の第9の電界効果トランジスタと、ドレインが 前記第1導電型の第2の電界効果トランジスタのゲート

に接続されソースが前記低電位側電源に接続されゲートが前記第2導電型の第9の電界効果トランジスタのドレインに接続される第2導電型の第10の電界効果トランジスタと、を備えることを特徴とする。

【0013】また、与えられた高電位側電源及び低電位 側電源から一定の基準電圧を出力端子に得るバンド・ギ ヤップ・レファレンス回路であって、ソースが前記高電 位側電源に接続される第1導電型の第12の電界効果ト ランジスタと、ソースが前記高電位側電源に接続されド レイン及びゲートが前記第1導電型の第12の電界効果 トランジスタのゲートに接続される第1導電型の第13 の電界効果トランジスタと、ソースが前記高電位側電源 に接続されドレインが前記出力端子に接続されゲートが 前記第1導電型の第12の電界効果トランジスタのドレ インに接続される第1導電型の第14の電界効果トラン ジスタと、ドレインが前記第1導電型の第12の電界効 果トランジスタのドレインに接続されゲートが前記出力 端子に接続される第2導電型の第13の電界効果トラン ジスタと、ドレインが前記第1導電型の第13の電界効 果トランジスタのドレインに接続されゲートが前記出力 端子に接続される第2導電型の第14の電界効果トラン ジスタと、一端が前記出力端子に接続される第4の抵抗 素子と、アノードが前記第4の抵抗素子の他端に接続さ **れカソードが前記低電位側電源に接続される第2のダイ** オードと、一端が前記出力端子に接続され他端が節点に 接続される第5の抵抗素子と、一端が前記節点に接続さ れる第6の抵抗素子と、アノードが前記第6の抵抗素子 の他端に接続されカソードが前記低電位側電源に接続さ れる第3のダイオードと、ドレインが前記第2導電型の 第13の電界効果トランジスタのソースに接続されゲー トが前記第2のダイオードのアノードに接続される第2 導電型の第11の電界効果トランジスタと、ドレインが 前記第2導電型の第14の電界効果トランジスタのソー スに接続されゲートが前記節点に接続される第2導電型 の第12の電界効果トランジスタと、一端が前記第2導 電型の第11及び第12の電界効果トランジスタのソー スに接続され他端が前記低電位側電源に接続される定電 流源と、を備えることを特徴とする。

[0014]

【発明の実施の形態】次に、本発明の実施の形態を図面を参照して説明する。図1は、本発明の第1の実施の形態のパンド・ギャップ・レファレンス回路の構成図である。図1に示すように、本発明の第1の実施の形態のパンド・ギャップ・レファレンス回路は、P型MOSトランジスタP1~P3と、N型MOSトランジスタN1、N2及びN6と、ダイオードD1と、抵抗素子R1及びR2と、から構成され、与えられた高電位側電源VDD及び低電位側電源GNDから一定の基準電圧Vrefを出力端子refに得る。

【0015】P型MOSトランジスタP1のソースは高

電位側電源VDDに接続される。N型MOSトランジスタN1のドレイン及びゲートはP型MOSトランジスタP1のドレインに接続され、N型MOSトランジスタN1のソースは低電位側電源GNDに接続される。

【0016】P型MOSトランジスタP2のソースは高電位側電源VDDに接続され、P型MOSトランジスタP2のドレイン及びゲートはP型MOSトランジスタP1のゲートに接続される。N型MOSトランジスタN6のドレインはP型MOSトランジスタP2のドレインに接続され、N型MOSトランジスタN6のゲートは出力端子refに接続される。

【0017】N型MOSトランジスタN2のドレインは N型MOSトランジスタN6のソースに接続され、N型 MOSトランジスタN2のゲートはN型MOSトランジ スタN1のゲートに接続される。抵抗素子R1の一端は N型MOSトランジスタN2のソースに接続され、抵抗 素子R1の他端は低電位側電源GNDに接続される。

【0018】P型MOSトランジスタP3のソースは高電位側電源VDDに接続され、P型MOSトランジスタP3のゲートはP型MOSトランジスタP2のゲートに接続され、P型MOSトランジスタP3のドレインは出力端子refに接続される。抵抗素子R2の一端はP型MOSトランジスタP3のドレインに接続され、ダイオードD1のアノードは抵抗素子R2の他端に接続され、ダイオードD1のカソードは低電位側電源GNDに接続される。

【0019】また上記の構成において、例えば、P型MOSトランジスタP1、P2及びP3のゲート長及びゲート幅をそれぞれ同一サイズとし、N型MOSトランジスタN1に対しN型MOSトランジスタN2のゲート長を同一サイズとし、ゲート幅をM倍とし、N型MOSトランジスタN1及びN6のゲート長及びゲート幅を同一サイズとしている。

【0020】次に動作を説明する。上記の構成により、例えば高電位側電源VDDと低電位側電源GND間の電圧が増大するように変動しても、N型MOSトランジスタN2のドレイン電位が、基準電圧VrefからN型MOSトランジスタN6のゲート・ソース間電圧分低い電位に固定されてN型MOSトランジスタN2のドレイン・ソース間電圧変動が抑えられるため、式2のΔid

(1) が減少して式3の Δ V r e f が減少し、アーリ効果の影響が低減され、電源電圧依存性の少ない式1に示す基準電圧V r e f が得られる。

【0021】さらに、例えば、基準電圧Vrefを125Vとし、デプリーション型のN型MOSトランジスタN4の閾値電圧を0Vとし、エンハンスメント型のN型MOSトランジスタN6の閾値電圧を06Vとすれば、本実施の形態のバンド・ギャップ・レファレンス回路におけるN型MOSトランジスタN2のドレイン電位と、図8に示す第2の従来例のバンド・ギャップ・レフ

ァレンス回路におけるN型MOSトランジスタN2のドレイン電位は略同じバイアスになるので、本実施の形態のバンド・ギャップ・レファレンス回路は第2の従来例のバンド・ギャップ・レファレンス回路と同様の良好な最低動作電源電圧が得られる。

【0022】以上説明したように、本構成によれば、エンハンスメント型MOSトランジスタのみで構成され、電源電圧依存性が少なく、最低動作電源電圧も良好なバンド・ギャップ・レファレンス回路を実現できる。

【0023】次に、図2は、本発明の第2の実施の形態のパンド・ギャップ・レファレンス回路の構成図である。本発明の第2の実施の形態のパンド・ギャップ・レファレンス回路は、P型MOSトランジスタP1~P6と、N型MOSトランジスタN1、N2、N3及びN6と、ダイオードD1と、抵抗素子R1及びR2と、から構成され、与えられた高電位側電源VDD及び低電位側電源GNDから一定の基準電圧を出力端子に得る。

【0024】P型MOSトランジスタP1のソースは高電位側電源VDDに接続される。N型MOSトランジスタN1のドレイン及びゲートはP型MOSトランジスタP1のドレインに接続され、N型MOSトランジスタN1のソースは低電位側電源GNDに接続される。

【0025】P型MOSトランジスタP2のソースは高電位側電源VDDに接続され、P型MOSトランジスタP2のドレイン及びゲートはP型MOSトランジスタP1のゲートに接続される。N型MOSトランジスタN6のドレインはP型MOSトランジスタP2のドレインに接続され、N型MOSトランジスタN6のゲートは出力端子refに接続される。

【0026】N型MOSトランジスタN2のドレインはN型MOSトランジスタN6のソースに接続され、N型MOSトランジスタN2のゲートはN型MOSトランジスタN1のゲートに接続される。抵抗素子R1の一端はN型MOSトランジスタN2のソースに接続され、抵抗素子R1の他端は低電位側電源GNDに接続される。

【0027】P型MOSトランジスタP3のソースは高電位側電源VDDに接続され、P型MOSトランジスタP3のゲートはP型MOSトランジスタP2のゲートに接続される。P型MOSトランジスタP5のソースはP型MOSトランジスタP3のドレインに接続され、P型MOSトランジスタP5のドレインは出力端子refに接続される。抵抗素子R2の一端はP型MOSトランジスタP5のドレインに接続される。ダイオードD1のアノードは抵抗素子R2の他端に接続され、ダイオードD1のカソードは低電位側電源GNDに接続される。

【0028】P型MOSトランジスタP4のソースは高電位側電源VDDに接続され、P型MOSトランジスタP4のゲートはP型MOSトランジスタP4のドレインに接続される。P型MOSトランジスタP6のソースはP型MOSトランジスタP4のドレインに接続され、P

型MOSトランジスタP6のドレイン及びゲートはP型MOSトランジスタP5のゲートに接続される。N型MOSトランジスタN3のドレインはP型MOSトランジスタP6のドレインに接続され、N型MOSトランジスタN3のソースは低電位側電源GNDに接続され、N型MOSトランジスタN3のゲートはN型MOSトランジスタN1のゲートに接続される。

【 O O 2 9】また上記の構成において、例えば、P型M O S トランジスタ P 1 ~ P 6 のゲート長及びゲート幅をそれぞれ同一サイズとし、N型MO S トランジスタ N 1 に対しN型MO S トランジスタ N 2 のゲート長を同一サイズとし、ゲート幅をM倍とし、N型MO S トランジスタ N 1、N 3 及び N 6 のゲート長及びゲート幅を同一サイズとしている。

【0030】次に動作を説明する。上記の構成により、例えば高電位側電源 V D D と低電位側電源 G N D 間の電圧が増大するように変動しても、P型MOSトランジスタP3のドレイン・ソース間電圧 V D S (P3)とP型MOSトランジスタP2のゲート・ソース間電圧 V G S (P2)とが等しくなり式2の Δ id(2)が0となり、また、N型MOSトランジスタN2のドレインを電位が、基準電圧 V refからN型MOSトランジスタN2のドレイン・リース間電圧変動が抑えられるため、式2の Δ id(1)が減少して式3の Δ V refが減少し、アーリ効果の影響が低減され、電源電圧依存性の少ない式1に示す基準電圧 V refが得られる。

【0031】さらに、本実施の形態のバンド・ギャップ・レファレンス回路におけるN型MOSトランジスタN2のドレイン電位と、図1に示す本発明の第1の実施の形態のバンド・ギャップ・レファレンス回路におけるN型MOSトランジスタN2のドレイン電位とは同じであるので、本実施の形態のバンド・ギャップ・レファレンス回路は図1に示す本発明の第1の実施の形態のバンド・ギャップ・レファレンス回路と同様の良好な最低動作電源電圧が得られる。

【〇〇32】以上説明したように、本実施の形態によれば、エンハンスメント型MOSトランジスタのみで構成され、本発明の第1の実施の形態よりもさらに電源電圧依存性が少なく、最低動作電源電圧も良好なパンド・ギャップ・レファレンス回路を実現できる。

【0033】次に、図3は、本発明の第3の実施の形態のパンド・ギャップ・レファレンス回路の構成図である。本発明の第3の実施の形態のパンド・ギャップ・レファレンス回路と、図2に示す本発明の第2の実施の形態のパンド・ギャップ・レファレンス回路との構成の相違部分は、P型MOSトランジスタP1のドレインとN型MOSトランジスタN1のドレイン及びゲートとの直接接続に代え

て、P型MOSトランジスタP7のソースがP型MOSトランジスタP1のドレインに接続され、P型MOSトランジスタP7のドレインがN型MOSトランジスタN1のドレイン及びゲートに接続され、P型MOSトランジスタP7のゲートがP型MOSトランジスタP6のゲートに接続される部分であり、他部分については同じであるので、同一構成部分には同一符号を付してその説明を省略する。

【0034】また上記の構成において、例えば、P型MOSトランジスタP1~P7のゲート長及びゲート幅をそれぞれ同一サイズとし、N型MOSトランジスタN1に対しN型MOSトランジスタN2のゲート長を同一サイズとし、ゲート幅をM倍とし、N型MOSトランジスタN1、N3及びN6のゲート長及びゲート幅を同一サイズとしている。

【〇〇35】次に動作を説明する。上記の構成により、 - 例えば高電位側電源VDDと低電位側電源GND間の電 圧が増大するように変動しても、P型MOSトランジス タP3のドレイン・ソース間電圧VDS(P3)とP型 MOSトランジスタP2のゲート・ソース間電圧VGS (P2)とが等しくなり式2の∆id(2)が0とな り、また、N型MOSトランジスタN2のドレイン電位 が、基準電圧VrefからN型MOSトランジスタN6 のゲート・ソース間電圧分低い電位に固定されてN型M OSトランジスタN2のドレイン・ソース間電圧変動が 抑えられるとともに、P型MOSトランジスタP1のド レイン・ソース間電圧VDS(P1)とP型MOSトラ ンジスタP2のゲート・ソース間電圧VGS(P2)と が等しくなることで式2のAid(1)がさらに減少し て式3のΔVrefがさらに減少し、アーリ効果の影響 が低減され、電源電圧依存性の少ない式1に示す基準電 圧Vrefが得られる。

【0036】さらに、本実施の形態のバンド・ギャップ・レファレンス回路におけるN型MOSトランジスタN2のドレイン電位と、図2に示す本発明の第2の実施の形態のバンド・ギャップ・レファレンス回路におけるN型MOSトランジスタN2のドレイン電位とは同じであるので、本実施の形態のバンド・ギャップ・レファレンス回路は図2に示す本発明の第2の実施の形態のバンド・ギャップ・レファレンス回路と同様の良好な最低動作電源電圧が得られる。

【〇〇37】以上説明したように、本実施の形態によれば、エンハンスメント型MOSトランジスタのみで構成され、本発明の第2の実施の形態よりもさらに電源電圧依存性が少なく、最低動作電源電圧も良好なパンド・ギャップ・レファレンス回路を実現できる。

【0038】次に、図4は、本発明の第4の実施の形態のパンド・ギャップ・レファレンス回路の構成図である。本発明の第4の実施の形態のパンド・ギャップ・レファレンス回路と、図3に示す本発明の第3の実施の形

態のパンド・ギャップ・レファレンス回路との構成の相違部分は、N型MOSトランジスタN7が追加され、P型MOSトランジスタP6のドレイン及びゲートとN型MOSトランジスタN3のドレインとの直接接続に代えて、N型MOSトランジスタN7のソースがN型MOSトランジスタN3のドレインに接続され、N型MOSトランジスタN7のドレインがP型MOSトランジスタP6のドレイン及びゲートに接続され、N型MOSトランジスタN7のゲートが出力端子refに接続される部分であり、他部分については同じであるので、同一構成部分には同一符号を付してその説明を省略する。

【0039】また上記の構成において、例えば、P型MOSトランジスタP1~P7のゲート長及びゲート幅をそれぞれ同一サイズとし、N型MOSトランジスタN1に対しN型MOSトランジスタN2のゲート長を同一サイズとし、ゲート幅をM倍とし、N型MOSトランジスタN1、N3、N6及びN7のゲート長及びゲート幅を同一サイズとしている。

【〇〇4〇】次に動作を説明する。上記の構成により、 例えば高電位側電源VDDと低電位側電源GND間の電 圧が増大するように変動しても、P型MOSトランジス タP3のドレイン・ソース間電圧VDS(P3)とP型 MOSトランジスタP2のゲート・ソース間電圧VGS (P2)とが等しくなり式2の∆id(2)が0とな り、また、N型MOSトランジスタN2のドレイン電位 が、基準電圧VrefからN型MOSトランジスタN6 のゲート・ソース間電圧分低い電位に固定されてN型M OSトランジスタN2のドレイン・ソース間電圧変動が 抑えられるとともに、P型MOSトランジスタP1のド レイン・ソース間電圧VDS(P1)とP型MOSトラ ンジスタP2のゲート・ソース間電圧VGS (P2) と が等しくなり、さらにN型MOSトランジスタN3のド レイン電位が、基準電圧VrefからN型MOSトラン ジスタNフのゲート・ソース間電圧分低い電位に固定さ れてN型MOSトランジスタN3のドレイン・ソース間 電圧変動が抑えられることで式2のΔid(1)が0と なり式3のΔVrefがOとなって、アーリ効果の影響 を受けず、電源電圧依存性の無い式1に示す基準電圧 V refが得られる。

【0041】さらに、本実施の形態のバンド・ギャップ・レファレンス回路におけるN型MOSトランジスタN2のドレイン電位と、図3に示す本発明の第3の実施の形態のバンド・ギャップ・レファレンス回路におけるN型MOSトランジスタN2のドレイン電位とは同じであるので、本実施の形態のバンド・ギャップ・レファレンス回路は図3に示す本発明の第3の実施の形態のバンド・ギャップ・レファレンス回路と同様の良好な最低動作電源電圧が得られる。

【0042】以上説明したように、本実施の形態によれば、エンハンスメント型MOSトランジスタのみで構成

され、本発明の第3の実施の形態よりもさらに電源電圧 依存性が無く、最低動作電源電圧も良好なバンド・ギャ ップ・レファレンス回路を実現できる。

【0043】次に、図5は、本発明の第5の実施の形態のパンド・ギャップ・レファレンス回路の構成図である。図5に示すように、本発明の第5の実施の形態のパンド・ギャップ・レファレンス回路は、P型MOSトランジスタP1~P3、P8及びP9と、N型MOSトランジスタN1、N2及びN6と、ダイオードD1と、抵抗素子R1及びR2と、電源投入時の基準電圧Vrefの起動時間を短縮するための起動部STと、から構成され、起動部STは、P型MOSトランジスタP10とび下11と、N型MOSトランジスタN8~N10と、抵抗素子R3と、から構成され、与えられた高電位側電源VDD及び低電位側電源GNDから一定の基準電圧Vrefを出力端子refに得る。

【0044】P型MOSトランジスタP1のソースは高電位側電源VDDに接続される。P型MOSトランジスタP8のソースはP型MOSトランジスタP1のドレインに接続される。N型MOSトランジスタN1のドレイン及びゲートはP型MOSトランジスタP8のドレインに接続され、N型MOSトランジスタN1のソースは低電位側電源GNDに接続される。

【0045】P型MOSトランジスタP2のソースは高電位側電源VDDに接続され、P型MOSトランジスタP1のゲートに接続され、P型MOSトランジスタP1のゲートに接続される。N型MOSトランジスタN6のゲートは投票では、N型MOSトランジスタN6のゲートは出力端子refに接続される。N型MOSトランジスタN2のゲートはN型MOSトランジスタN6のソースに接続され、N型MOSトランジスタN6のソースに接続され、N型MOSトランジスタN2のゲートはN型MOSトランジスタN2のゲートはド型MOSトランジスタN2のゲートに接続される。抵抗素子R1の一端はN型MOSトランジスタN2のソースに接続され、抵抗素子R1の他端は低電位側電源GNDに接続される。

【0046】P型MOSトランジスタP3のソースは高電位側電源VDDに接続され、P型MOSトランジスタP3のゲートはP型MOSトランジスタP2のゲートに接続される。P型MOSトランジスタP9のソースはP型MOSトランジスタP3のドレインに接続され、P型MOSトランジスタP9のドレインは出力端子refに接続される。抵抗素子R2の一端はP型MOSトランジスタP9のドレインに接続される。ダイオードD1のアノードは抵抗素子R2の他端に接続され、ダイオードD1のカソードは低電位側電源GNDに接続される。

【0047】さらに、起動部STは、高電位側電源VDD及び低電位側電源GND投入時にP型MOSトランジスタP2のゲートをプルダウンする。

【0048】そして、起動部STにおいて、P型MOS

トランジスタP10のソースは高電位側電源VDDに接続され、P型MOSトランジスタP10のゲートはP型MOSトランジスタP2のゲートに接続される。P型MOSトランジスタP10のドレインに接続され、P型MOSトランジスタP10のドレイン及びゲートはP型MOSトランジスタP10のドレイン及びゲートはP型MOSトランジスタP8及びP9のゲートに接続される。N型MOSトランジスタN8のドレイン及びゲートはP型MOSトランジスタP11のドレインに接続され、N型MOSトランジスタN8のソースは低電位側電源GNDに接続される。

【0049】抵抗素子R3の一端は高電位側電源VDDに接続される。N型MOSトランジスタN9のドレインは抵抗素子R3の他端に接続され、N型MOSトランジスタN9のソースは低電位側電源GNDに接続され、N型MOSトランジスタN8のゲートに接続される。N型MOSトランジスタN10のドレインはP型MOSトランジスタN10のドレインはP型MOSトランジスタN10のソースは低電位側電源GNDに接続され、N型MOSトランジスタN10のゲートはN型MOSトランジスタN9のドレインに接続される。

【0050】また上記の構成において、例えば、P型MOSトランジスタP1~P3、P8~P11のゲート長及びゲート幅をそれぞれ同一サイズとし、N型MOSトランジスタN1に対しN型MOSトランジスタN2のゲート長を同一サイズとし、ゲート幅をM倍とし、N型MOSトランジスタN1、N6、N8~N10のゲート長及びゲート幅を同一サイズとしている。

【0051】次に動作を説明する。上記の構成により、例えば高電位側電源VDDと低電位側電源GND間の電圧が増大するように変動しても、P型MOSトランジスタP3のドレイン電位が低電位側電源GND電位からのN型MOSトランジスタN8のゲート・ソース間電圧VGS(N8)とP型MOSトランジスタP9のゲート・ソース間電圧VGS(P9)との和の電位となることで、P型MOSトランジスタP3のドレイン・ソース間電圧VDS(P3)が低く抑えられ、式2のΔid

(2)が減少し、また、N型MOSトランジスタN2のドレイン電位が、基準電圧VrefからN型MOSトランジスタN6のゲート・ソース間電圧分低い電位に固定されてN型MOSトランジスタN2のドレイン・ソース間電圧変動が抑えられるとともに、P型MOSトランジスタP1のドレイン電位が低電位側電源GND電位からのN型MOSトランジスタN8のゲート・ソース間電圧VGS(N8)とP型MOSトランジスタP8のゲート・ソース間電圧VGS(P8)との和の電位となることで、P型MOSトランジスタP1のドレイン・ソース間電圧VDS(P1)が低く抑えられ、式2のΔid

(1) が減少して式3のΔVrefが減少し、アーリ効

果の影響が低減され、電源電圧依存性の少ない式1に示す基準電圧Vrefが得られる。

【0052】さらに、本実施の形態のバンド・ギャップ・レファレンス回路におけるN型MOSトランジスタN2のドレイン電位と、図2に示す本発明の第2の実施の形態のバンド・ギャップ・レファレンス回路におけるN型MOSトランジスタN2のドレイン電位とは同じであるので、本実施の形態のバンド・ギャップ・レファレンス回路は図2に示す本発明の第2の実施の形態のバンド・ギャップ・レファレンス回路と同様の良好な最低動作電源電圧が得られる。

【0053】次に、起動部STの動作について説明する。電源投入の瞬間は、カレントミラーを構成するP型MOSトランジスタP1~P3及びP10のゲート電位は各ゲート・ソース間容量を介して高電位側電源VDD電位になっており、同様に、カレントミラーを構成するN型MOSトランジスタN1及びN2のゲート電位は各ゲート・ソース間容量を介して低電位側電源GND電位になっている。

【0054】しかし、電源投入直後には、N型MOSトランジスタN10のゲートが抵抗素子R3により高電位側電源VDD電位にプルアップされるので、N型MOSトランジスタN10は確実にオンされ、P型MOSトランジスタP1~P3及びP10のゲート電位がプルダウンされ、P型MOSトランジスタP1~P3及びP10に各バイアス電流が発生し、バンド・ギャップ・レファレンス回路として強制的に起動され、起動時間が短縮される。

【0055】そして、P型MOSトランジスタP10に パイアス電流が流れると、P型MOSトランジスタP1 1及びN型MOSトランジスタN8及びN9にもパイア ス電流が流れるので、N型MOSトランジスタN9のド レイン電位は低電位側電源GND電位となり、N型MO SトランジスタN10はオフ状態に戻る。

【0056】以上説明したように、本実施の形態によれば、エンハンスメント型MOSトランジスタのみで構成され、本発明の第2の実施の形態よりもさらに電源電圧依存性が少なく、最低動作電源電圧も良好であって、しかも電源投入時の起動時間が短縮されたパンド・ギャップ・レファレンス回路を実現できる。

【0057】次に、図6は、本発明の第6の実施の形態のパンド・ギャップ・レファレンス回路の構成図である。図6に示すように、本発明の第6の実施の形態のパンド・ギャップ・レファレンス回路は、P型MOSトランジスタP12~P14と、N型MOSトランジスタN11~N14と、ダイオードD2及びD3と、抵抗素子R4~R6と、定電流源I1と、から構成され、与えられた高電位側電源VDD及び低電位側電源GNDから一定の基準電圧Vrefを出力端子refに得る。

【0058】N型MOSトランジスタN11及びN12

は差動増幅段における差動対を構成し、P型MOSトランジスタP12及びP13は差動対の能動負荷を構成する。

【0059】P型MOSトランジスタP12のソースは 高電位側電源VDDに接続される。P型MOSトランジ スタP13のソースは高電位側電源VDDに接続され、 P型MOSトランジスタP13のドレイン及びゲートは P型MOSトランジスタP12のゲートに接続される。

【0060】P型MOSトランジスタP14のソースは 高電位側電源VDDに接続され、P型MOSトランジス タP14のドレインは出力端子refに接続され、P型 MOSトランジスタP14のゲートはP型MOSトラン ジスタP12のドレインに接続される。

【0061】N型MOSトランジスタN13のドレインはP型MOSトランジスタP12のドレインに接続され、N型MOSトランジスタN13のゲートは出力端子refに接続される。N型MOSトランジスタN14のドレインはP型MOSトランジスタP13のドレインに接続され、N型MOSトランジスタN14のゲートは出力端子refに接続される。

【0062】抵抗素子R4の一端は出力端子refに接続される。ダイオードD2のアノードは抵抗素子R4の他端に接続され、ダイオードD2のカソードは低電位側電源GNDに接続される。

【0063】抵抗素子R5の一端は出力端子refに接続され、抵抗素子R5の他端は節点Aに接続される。抵抗素子R6の一端は節点Aに接続される。ダイオードD3のアノードは抵抗素子R6の他端に接続され、ダイオードD3のカソードは低電位側電源GNDに接続される。

【0064】N型MOSトランジスタN11のドレインはN型MOSトランジスタN13のソースに接続され、N型MOSトランジスタN11のゲートはダイオードD2のアノードに接続される。N型MOSトランジスタN12のゲートは発され、N型MOSトランジスタN12のゲートは節点Aに接続される。

【0065】定電流源I1の一端はN型MOSトランジスタN11及びN12のソースに接続され、定電流源I1の他端は低電位側電源GNDに接続される。

【0066】また上記の構成において、例えば、P型MOSトランジスタP12~P14のゲート長及びゲート幅をそれぞれ同一サイズとし、N型MOSトランジスタN11~N14のゲート長及びゲート幅を同一サイズとしている。

【0067】次に動作を説明する。上記の構成により、例えば高電位側電源 VDDと低電位側電源 GND間の電圧が増大するように変動しても、N型MOSトランジスタN11のドレイン電位が、基準電圧 VrefからN型MOSトランジスタN13のゲート・ソース間電圧分低

い電位に固定されてN型MOSトランジスタN11のド レイン・ソース間電圧変動が抑えられ、N型MOSトラ ンジスタN12のドレイン電位が、基準電圧Vrefか らN型MOSトランジスタN14のゲート・ソース間雷 圧分低い電位に固定されてN型MOSトランジスタN1 2のドレイン・ソース間電圧変動が抑えられるので、N 型MOSトランジスタN11及びN12はアーリ効果の 影響を受けず、常にN型MOSトランジスタN11及び

さらに、本実施の形態のバンド・ギャップ・レファレン ス回路におけるN型MOSトランジスタN11及びN1 2のドレイン電位と、図1に示す本発明の第1の実施の 形態のバンド・ギャップ・レファレンス回路におけるN 型MOSトランジスタN2のドレイン電位とは同じであ るので、本実施の形態のパンド・ギャップ・レファレン ス回路は図1に示す本発明の第1の実施の形態のバンド ・ギャップ・レファレンス回路と同様の良好な最低動作 電源電圧が得られる。

【0069】以上説明したように、本実施の形態によれ ば、エンハンスメント型MOSトランジスタのみで構成 され、電源電圧依存性が無く、最低動作電源電圧も良好 なパンド・ギャップ・レファレンス回路を実現できる。

[0070]

【発明の効果】以上説明したように、本発明のバンド・ ギャップ・レファレンス回路による第1の効果は、エン ハンスメント型のMOSトランジスタのみで構成され、 電源電圧依存性の少ない基準電圧Vrefが得られ、良 好な最低動作電源電圧が得られるバンド・ギャップ・レ ファレンス回路を実現できることであり、第2の効果 は、さらに起動時間が短縮されたバンド・ギャップ・レ ファレンス回路を実現できることであり、第3の効果 は、デプリーション型のMOSトランジスタを使用しな いため、安価なバンド・ギャップ・レファレンス回路を 実現できることであり、第4の効果は、デプリーション 型のMOSトランジスタを使用しないため、電池駆動式 時計などの低消費電流かつ小チップサイズを要求される

N12のゲート電位は互いに等しくなる。

【0068】したがって、抵抗素子R4及びR5の抵抗 値を抵抗素子R6の抵抗値のN'倍とし、ダイオードD 3をダイオードD2のM'個並列接続したものとすれ ば、出力端子refからは、gを電子の電荷量、kをボ ルツマン定数、Tを絶対温度、VF(D2)をダイオー ドD2の順方向電圧として、電源電圧依存性の無い式4 に示す基準電圧Vrefが得られる。

Vref=N'×(k×T÷q)×InM'+VF(D2)···(式4)

製品に対して適用可能なバンド・ギャップ・レファレン ス回路を実現できることである。

[0071]

【図面の簡単な説明】

【図1】本発明の第1の実施の形態のバンド・ギャップ ・レファレンス回路の構成図である。

【図2】本発明の第2の実施の形態のバンド・ギャップ ・レファレンス回路の構成図である。

【図3】本発明の第3の実施の形態のバンド・ギャップ ・レファレンス回路の構成図である。

【図4】本発明の第4の実施の形態のバンド・ギャップ ・レファレンス回路の構成図である。

【図5】本発明の第5の実施の形態のバンド・ギャップ ・レファレンス回路の構成図である。

【図6】本発明の第6の実施の形態のバンド・ギャップ ・レファレンス回路の構成図である。

【図7】第1の従来例のパンド・ギャップ・レファレン ス回路の構成図である。

【図8】第2の従来例のバンド・ギャップ・レファレン ス回路の構成図である。

【符号の説明】

P1~P14 P型MOSトランジスタ

N 1 ~ N 1 4 N型MOSトランジスタ


R1~R6 抵抗素子

ダイオード $D.1 \sim D.3$

I 1 定電流源

ST 起動部

【図1】



【図7】

